1、 文檔目標

在高速數字電路設計領域，信號時序同步是保障系統穩定運行的關鍵要素。針對多路并行信號傳輸路徑的等長線設計，本文檔系統闡述Altium Designer 的等長線設置方法，通過參數化控制與規則驅動策略，實現微米級精度的線長調節，為信號完整性（SI）優化提供技術支撐。

2、 問題場景

當進行FPGA并行總線、DDR內存通道或LVDS差分對等時序敏感電路布局時，需通過等長線設計確保信號到達時間偏差控制在±5%以內。本文檔針對以下場景提供解決方案：

● 單線長精確標定

● 多網絡同步匹配

● 規則驅動的批量化調節

3、軟硬件環境

1）、軟件版本：Altium Designer24.1.2

2）、電腦環境：Windows 10

3）、外設硬件：無

4、解決方法

1）、使用等長調節命令后選中要調節的線，出現長度浮標，此時按下“Tab”鍵，打開等長線調節屬性窗口。在Source處有三個選項，分別是Manual（手動輸入長度），From Net（以某個網絡的長度為目標），From Rules（依據設置的規則）。

圖1

2）、在以手動輸入為目標時，Recently Used Lengths欄會列出當前使用過的長度，如果需要的長度在里面，可以直接選擇。如果沒有需要的長度，可以在Value處手動輸入需要的長度，此處手動輸入7000。

圖2

3）、此時長度浮標上數值變動，左側為該導線原長度，右側為目標值，目標值變更為7000，拖動等長線到目標值。

圖3

4）、當選擇From Net時，會列出當前PCB上所有已布好的線以及它們的長度，選擇需要遵循的目標網絡，此時選擇IN5，其長度為6356.529。

圖 4

5）、浮標處目標值變更為6356.529，調節等長線。

圖5

6）、選擇From Rules，等長線調節的目標將遵循設置的規則，需在等長規則中以目標網絡先設置一條規則。設置規則后才能在From Rules中看到長度規則，將其選中后，就能以規則設定目標進行等長線調節。

圖6

5、技術價值

通過等長線功能可以精準匹配多個網絡的信號傳輸路徑線長，精確控制信號偏差在合理范圍，保證信號的完整性。